


1. 正边沿 D 触发器（课程选用）：8 步逐线图解（1/2）

课件“positive-edge triggered”：C 先过一个非门进主锁存器（看 $\bar{C}$ ），再过一个非门进从锁存器（看 C）。主从永远一开一关，Q 只在 C 由 0→1 那一刻改变。


1. C=0, D=1: 主开从关

$\bar{C}=1 \rightarrow$ 主锁存器透明， $Q_1=D=1$ 。从锁存器的 $C=0 \rightarrow$ 关着，Q 从没被写过 $\rightarrow$ 未知。




2. 上升沿 C 0→1: Q 更新

主锁存器关上，把 Q_1 冻结在边沿前的 $D=1$ ；同一时刻从锁存器打开： $S=Q_1=1$ 、 $R=\bar{Q}_1=0 \rightarrow Q=1$ 。




3. C=1 期间 D 变 0

主锁存器关着，D 的变化进不去 $\rightarrow Q_1$ 仍是 1。从锁存器开着但它的输入没变 $\rightarrow Q$ 仍是 1。



4. 下降沿 C 1→0: Q 不变

主锁存器重新打开 $\rightarrow Q_1=D=0$ 。从锁存器关上 $\rightarrow Q$ 保持 1。下降沿对这个电路没有意义。




1. 正边沿 D 触发器（课程选用）：8 步逐线图解（2/2）

课件 “positive-edge triggered”：C 先过一个非门进主锁存器（看 $\bar{C}$ ），再过一个非门进从锁存器（看 C）。主从永远一开一关，Q 只在 C 由 0→1 那一刻改变。


5. C=0 期间 D 变 1

主锁存器透明 → Q_1 跟着变 1。但从锁存器关着，Q 仍是 1。新值只“等”在两个锁存器之间。




6. C=0 期间 D 又变 0

Q_1 又跟着变 0，Q 还是不动。C=0 期间 D 怎么抖都没关系，只有边沿那一刻的值算数。




7. 上升沿：Q 更新为 0

主锁存器冻结 $Q_1=0$ （边沿前一刻的 D）；从锁存器打开：S=0、R=1 → $Q=0$ 。




8. C=1 期间 D 变 1：无效

主锁存器关着 → $Q_1=0$ 不变 → $Q=0$ 不变。要等下一个上升沿。



1. 正边沿 D 触发器时序图

浅橙背景 = C=1。黄色虚线 = 上升沿，Q 只在这里改变。格子编号 = 上一页的 8 步。



数值表（黄底 = 和上一格相比发生了变化）

	1	2	3	4	5	6	7	8
D	1	1	0	0	1	0	0	1
C	0	1	1	0	0	0	1	1
C̄	1	0	0	1	1	1	0	0
Q ₁	1	1	1	0	1	0	0	0
Q̄ ₁	0	0	0	1	0	1	1	1
Q	?	1	1	1	1	1	0	0
Q̄	?	0	0	0	0	0	1	1


读图要点：① Q₁（主锁存器输出）在 C=0 的白色区域里照抄 D，在橙色区域里是水平线。② Q 在每条黄色虚线处变成“那一刻的 Q₁”，也就是边沿前一瞬间的 D。③ 第 3、8 格：C=1 期间 D 变了，Q 不理。第 5、6 格：C=0 期间 D 抖了两下，只有最后的值（0）在第 7 格被采样。

1. 负边沿 D 触发器 (课件 Flip-flop behaviour 逐步图) (1/2)

课件先讲版本: D latch 接 SR latch, C 直接进主锁存器、 $\bar{C}$ 进从锁存器 → “negative-edge triggered”。Q 只在 C 由 1→0 那一刻改变。


1. C=1, D=0 (课件图 1)

时钟为高 → 主锁存器把 D 送到 $Q_1=0$ 。从锁存器的 $C=\bar{C}=0$, 什么也不做 → Q 未知 (课件写成 Z)。




2. 下降沿 C 1→0 (课件图 2)

主锁存器停止传输 (冻结 $Q_1=0$), 从锁存器开始工作: S=0, R=1 → $Q=0, \bar{Q}=1$ 。




3. C=0 时 D 变 1 (课件图 3)

主锁存器关着 → 变化传不到从锁存器, 要等时钟再变高。Q 仍是 0。



4. 上升沿 C 0→1 (课件图 4)

主锁存器开始传输 ($Q_1=1$) 的同时, 从锁存器停止 (Q 保持 0)。新值卡在中间。




1. 负边沿 D 触发器 (课件 Flip-flop behaviour 逐步图) (2/2)

课件先讲版本: D latch 接 SR latch, C 直接进主锁存器、 $\bar{C}$ 进从锁存器 → “negative-edge triggered”。Q 只在 C 由 1→0 那一刻改变。


5. 下降沿: Q 更新为 1

主锁存器冻结 $Q_1=1$, 从锁存器打开: $S=1, R=0 \rightarrow Q=1$ 。输出只在下降沿改变。




6. C=0 时 D 变 0

被挡在主锁存器门外, Q_1, Q 都不变。




7. 上升沿

主锁存器打开: $Q_1=D=0$ 。从锁存器关上: Q 保持 1。




8. 下降沿: Q 更新为 0

从锁存器复制 $Q_1=0 \rightarrow Q=0, \bar{Q}=1$ 。



1. 必考：同一组 C 和 D，三种器件的 Q 分别是什么？


给你 C、D 波形，让你画 D 锁存器 / 负边沿 D 触发器 / 正边沿 D 触发器的 Q。（一开始未知 → 斜线）



- D 锁存器：橙色区域（C=1）内照抄 D，包括所有抖动；白色区域保持 C 下降那一刻的值。
- 负边沿 FF：只看每条“↓”虚线左边一点点的 D，然后一直保持到下一个 ↓。C=1 期间 D 怎么抖都不管。
- 正边沿 FF：只看每条“↑”虚线左边一点点的 D，然后一直保持到下一个 ↑。
- 口诀：锁存器看“区间”，触发器看“点”。先把所有有效边沿的竖线画出来，再在每条线上读 D，最后连成阶梯。

2. 解析 Truth table：D 触发器什么时候变、变成什么

特性表 + 四个阶段里主/从锁存器各在干什么（以课程选用的正边沿型为例）。



特征方程： $Q_{T+1} = D$ （只在有效边沿生效）

主锁存器 = D latch，看 $\bar{C}$ ： $\bar{C}=1$ （即 $C=0$ ）时 Q_1 跟随 D。

从锁存器 = SR latch，看 C：C=1 时 $S=Q_1$ 、

$R=\bar{Q}_1$ ，把 Q_1 复制到 Q。

因为 S、R 永远相反，从锁存器不会进入禁止态。

负边沿型：去掉 C 前面那个非门即可（主看 C、从看 $\bar{C}$ ），下面两张表里“↑”和“↓”、“C=0”和“C=1”全部对调。

Clk	D	Q_{T+1}	为什么
↑	0	0	上升沿瞬间：主锁存器关上（冻结 $Q_1=0$ ），从锁存器打开，把 0 复制到 Q。
↑	1	1	同上，复制的是 1。 Q_{T+1} 只取决于边沿前一刻的 D，与旧的 Q 无关。
0	X	Q_T	从锁存器关着 → Q 保持。D 的变化只走到 Q_1 。
1	X	Q_T	主锁存器关着 → Q_1 不变 → 从锁存器虽然开着，但写进去的还是同一个值。
↓	X	Q_T	主锁存器打开、从锁存器关上 → Q 保持。下降沿不是有效边沿。

时钟的四个阶段（黄色那一行是唯一会改变 Q 的时刻）

阶段	主锁存器（看 $\bar{C}$ ）	从锁存器（看 C）	Q_1	Q
C = 0（低）	开（透明）	关	跟随 D	不变
上升沿 0→1	关上，冻结	打开	冻结在边沿前的 D	← 变成 Q_1
C = 1（高）	关	开	不变	= Q_1 ，不变
下降沿 1→0	打开	关上	开始跟随 D	冻结

输入怎么变 → 输出怎么变

发生了什么	Q 的反应	说明
两个上升沿之间 D 变了很多次	不变	只有下一个上升沿前一瞬间的值会被采样
上升沿到来， $D \neq Q$	变成 D	比边沿稍晚一点点（clk-to-Q 延迟）
上升沿到来， $D = Q$	不变	其实是把同一个值又写了一遍
D 恰好在上升沿同时变化	取变化前的旧值	理想题按“边沿之前的值”算；真实电路这是 setup/hold 违规
第一个上升沿之前	?	上电状态未知（课件图里写 Z），需要 reset

3. 满分注意事项：边沿触发 D 触发器


下面每一条都是会被扣分的点。

1. 触发器 (flip-flop) = 输出只在时钟的上升沿或下降沿改变的存储电路。D 触发器 = D latch (主) + SR latch (从) + 非门, 主从永远一开一关。
2. 课件先画负边沿型 (C 直接进主、 $\bar{C}$ 进从), 再在 C 前面加一个非门得到正边沿型, 并说“our choice for the course”。没有特别说明时按上升沿做。
3. 只在有效边沿采样: 边沿以外的任何时刻, D 怎么变 Q 都不动。不要像锁存器那样在 C=1 期间跟着 D 画。
4. 采样的是“边沿之前一瞬间”的 D。如果 D 画成和边沿同时跳变, 取跳变前的值。
5. Q 的跳变画在边沿处 (或稍微靠右一点表示延迟), 然后水平保持到下一个有效边沿。
6. 第一个有效边沿之前 Q 未知 (画斜线 / 写 ? 或 Z), 除非题目给了初值或有 reset。
7. Setup time: 有效边沿之前 D 必须已经稳定一段时间。Hold time: 有效边沿之后 D 还要继续稳定一段时间。输入不能在边沿附近变化。
8. 最高时钟频率: 时钟周期 $\geq$ 任意两个触发器之间最长的传播延迟 + 触发器的 setup time。例: 最长延迟 8 ns、setup 2 ns $\rightarrow$ 周期 $\geq$ 10 ns $\rightarrow$ 最高 100 MHz。
9. Reset: 同步复位只在有效边沿把 Q 清 0; 异步复位一有效 Q 立刻清 0, 不看时钟。它和 SR 锁存器的 R 输入不是一回事。
10. 符号: 时钟端有三角形 = 边沿触发; 三角形外再加小圆圈 = 负边沿; 没有三角形、写着 C = 锁存器。 $\bar{Q}$ 端的小圆圈只是“反相输出”。
11. 主从 SR 触发器 (课件 SR master-slave) 结构相同, 只是主锁存器是 SR latch, 所以 S=R=1 的问题仍然存在; D 触发器解决了它。


做题步骤 (给 Clk、D 波形画 Q)

1. 看符号/题目: 上升沿还是下降沿触发?
2. 把所有有效边沿画成竖虚线。
3. 在每条虚线左边一点点读 D 的值。
4. Q 在这条虚线处变成该值, 然后水平画到下一条虚线。
5. 第一条虚线之前画斜线 (未知)。
6. 有中间线 (如 Q_1) 的题: 先画中间线, 再画 Q。

三种符号



Setup / Hold



蓝色 + 红色窗口内 D 不许变。